博通3.5D F2F技术：定义AI XPU的未来

博通3.5D F2F技术引领AI加速器新纪元

　　博通（Broadcom）推出的3.5D F2F（Face-to-Face）技术，为AI加速器（XPU）的下一代设计提供了革命性的系统封装解决方案。这项创新结合了3D堆叠与2.5D封装的优势，使单一封装内的硅片面积达到6000平方毫米，整合多达12个HBM（高带宽内存）堆栈。这一技术不仅显著提升了芯片的互连密度、功率效率和性能，同时也为AI集群和生成式AI模型的训练需求提供了更高效的解决方案。在摩尔定律趋于极限的背景下，3.5D F2F技术的推出标志着先进封装时代的加速到来。

3.5D F2F技术解析

什么是3.5D F2F技术？

　　博通的3.5D F2F（Face-to-Face）技术是一种创新性的系统级封装（SiP）解决方案，它融合了3D硅片堆叠与2.5D封装技术的精髓。通过直接连接顶部和底部芯片的顶部金属层，构建了一种极为密集且可靠的连接方式。这种独特的连接模式显著提高了堆叠芯片之间的信号密度，相较于传统的正面对背（F2B）技术，信号密度提升了高达7倍。同时，通过采用3D HCB（Hybrid Copper Bonding，混合铜键合）代替平面晶粒到晶粒PHY（Physical Layer，物理层），成功地将晶粒到晶粒接口的功耗降低了10倍，极大地提升了功率效率。

技术核心特点与市场影响

高互连密度与功率效率：3.5D F2F技术通过直接连接顶部与底部芯片的金属层，极大地提升了互连密度和功率效率。芯片之间的信号密度提高了7倍，支持更高速的数据交换；同时，晶粒到晶粒接口的功耗降低10倍，减少了能源消耗。

更低延迟：该技术能够最大限度地减少3D堆栈内计算、内存和I/O组件之间的延迟，为AI计算中对实时性要求极高的数据处理流程提供了有力保障。

紧凑设计：紧凑的尺寸设计不仅实现了更小的中介层和封装尺寸，有效节省了成本，还显著改善了封装翘曲问题，提高了芯片的整体稳定性和可靠性。

市场需求与战略意义

　　随着生成式AI模型的兴起，对计算能力的需求呈现爆炸式增长。训练这些复杂的模型往往需要庞大的计算资源，依赖于100,000个甚至100万个XPU的大规模集群。在这种背景下，传统的摩尔定律和工艺扩展方法逐渐难以满足日益增长的性能、功耗和成本要求。而3.5D F2F技术通过在封装内堆叠更多芯片模块，实现了性能、功耗和成本的最佳平衡。

战略布局与市场前景：作为率先推出3.5D F2F技术的企业，博通在该领域具有显著的先发优势。未来，博通将继续深化与台积电等合作伙伴的合作关系，优化和完善3.5D XDSiP平台技术。同时，博通还将积极参与行业标准的制定，推动3.5D F2F技术在整个行业的广泛应用。目前已有超过五款3.5D产品正在开发中，并且大多数消费级AI客户都已采用3.5D XDSiP平台技术，生产出货量也逐步提升。

总结与展望

　　博通的3.5D F2F技术无疑是半导体行业的一项重大创新突破，精准地把握了人工智能时代对高性能、低功耗和低成本芯片的迫切需求。通过独特的技术架构和卓越的性能表现，为AI芯片的发展开辟了新的道路。未来，随着技术的不断成熟和应用范围的扩大，3.5D F2F技术有望在AI芯片市场中发挥更加重要的作用。